مشخصات پژوهش

عنوان	استخراج بهینه بردارهای آزمون در مدارهای دیجیتال معکوس پذیر
نوع پژوهش	پایان نامه
کلیدواژه‌ها	گیت دیجیتال معکوس‌پذیر، مدل خطا، بردار آزمون، رمزنگاری تصویر
چکیده	با توجه به کاربرد منطق معکوس‌پذیر در حوزه‌های مختلف مانند فناوری CMOS کم توان، فناوری نانو و محاسبات کوانتومی، منطق معکوس‌پذیر به یک فناوری نوظهور تبدیل شده است. همان‌طور که از نام آن مشخص است، منطق معکوس‌پذیر منطقی است که در آن خروجی و ورودی از یکدیگر قابل استنتاج هستند که کاملاً با منطق معمولی متفاوت است. منطق مرسوم مانند AND، OR، EX-OR و ... دارای نقص از دست دادن اطلاعات است بنابراین، منجر به اتلاف انرژی بیشتر می‌شود در حالی که حفظ اطلاعات در مدارهای معکوس‌پذیر انجام می‌شود. پارامترهای مهمی که در طراحی مدارهای معکوس‌پذیر مورد استفاده قرار می‌گیرند، به حداقل رساندن خروجی اضافی، هزینه کوانتومی و ورودی-های ثابت می‌باشد. فناوری‌های معکوس‌پذیر به‌طور گسترده در رمزنگاری مورد استفاده قرار می‌گیرند، زیرا بهره‌وری انرژی را ارائه می‌دهند که به طور قابل‌توجهی بالاتر از سایر سیستم‌های معمول است. برای حل هر مشکلی از طریق محاسبات معکوس‌پذیر، ضروری است که گیت‌ها و مدارهای دیجیتال معکوس‌پذیر به درستی توسعه یافته و استفاده شوند، با افزایش تعداد گیت‌ها و پیچیده شدن مدار، امکان ایجاد خطا و عیب در آن زیاد می‌شود، انواع مختلف خطا در مدارهای دیجیتال معکوس‌پذیر مورد بررسی و دو نوع خطای stuck_at و missing gate در این پژوهش شبیه‌سازی شده است. از VHDL به عنوان یک زبان برنامه‌نویسی استاندارد برای توصیف سخت‌افزارهای دیجیتالی در جهت شبیه‌سازی، طراحی، تحلیل و ارزیابی سیستم‌های سخت‌افزاری استفاده شده است. برای دست‌یابی به طراحی مدار قابل اعتماد، لازم است که مدار آزمایش و تست شود. دو روش آزمون آفلاین و آنلاین در مقالات به کار برده شده است.
پژوهشگران	هادی جهانی راد (استاد راهنما)، جبار علی پناه (دانشجو)