مشخصات پژوهش

عنوان	طراحی واحد مدیریت توان محلی در FPGA
نوع پژوهش	پایان نامه
کلیدواژه‌ها	توان در مدارهای مجتمع، تراشه های برنامه پذیر، کاهش توان در مدارهای مجتمع، FPGA، VTR
چکیده	در این پژوهش ابتدا بلوک قابل پیکره بندی (CLB) به صورت اختصاصی برای توان مصرف پایین و با استفاده از روش Transmission Gate طراحی شده است. بلوک طراحی شده با نمونه معمولی آن از لحاظ معیارهای طراحی (توان مصرفی، تاخیر و سطح مصرفی) با استفاده از نرم افزار HSPICE مقایسه گردیده است. سپس بجای واحد مرکزی کنترل توان (که معمولا خارج از تراشه قرار دارد) تمهیدی اندیشیده شده است که در آن هر بلوک به صورت مستقل حالت فعال و غیر فعال خود را با استفاده از سیگنال های ورودی تعیین کند. سپس در نرم افزار خاص منظوره VTR بلوک مورد نظر که دارای واحد مدیریت توان محلی است، جایگزین بلوک های معمولی می گردد و نتایج مربوط به پارامترهای طراحی برای مدارهای معیار مختلف مقایسه شده است.
پژوهشگران	سیاوش ساعد موچشی (دانشجو)، هادی جهانی راد (استاد راهنما)