مشخصات پژوهش

عنوان	طراحی معماری BIST جهت تست و مکان یابی خطا در LUT در تراشه FPGA
نوع پژوهش	مقاله ارائه شده کنفرانسی
کلیدواژه‌ها	FPGA، خودآزمونگر داخلی، BIST، مقایسه کننده، LUT
چکیده	امروزه آزمون قطعات دیجیتالی از اهمیت خاصی برخوردار است. از این رو روش های زیادی جهت تست خطا در این تراشه ها ارائه شده است. یکی از بهترین روش ها، خودتست کنندگی داخلی است. ما دراین مقاله یک روش مقایسه ای جهت پیاده سازی این نوع آزمون، بر روی LUT های تراشه صنعتی FPGA ارائه داده ایم. جهت بررسی این روش، ما به کمک نرم افزار HSPICE آزمون ارائه شده را برروی LUT ها با سایز 45 نانومتر پیاده سازی کرده ایم. از مزایای این روش می توان به پوشش بالای خطا و سربار معقول سخت افزاری اشاره کرد.
پژوهشگران	هانیه کرم (نفر دوم)، هادی جهانی راد (نفر اول)