با پیشرفت تراشه های مجتمع دیجیتال و پیاده سازی سیستم های پیچیده برروی آنها، مخاطراتی در رابطه با عملکرد آنها ایجاد شده است. تروجان های سخت افزاری (HT )از مهمترین نوع مخاطرات هستند که سبب ایجاد خطا در عملکرد تراشه، افزایش توان مصرفی و نشت کردن اطلاعات ذخیره شده برروی تراشه ها می شوند. درنتیجه، ارزیابی میزان آسیب پذیری تراشه ها در برابر انواع مختلف تروجان های سخت افزاری دارای اهمیت بسیار زیادی است. در این مقاله روشی دقیق در سطح چیدمان (layout)، برمبنای استفاده از شبکه های عصبی پیچشی (CNN)، برای محاسبه میزان آسیب پذیری تراشه های دیجیتال در برابر تروجان های سخت افزاری ارائه شده است. عوامل اصلی مؤثر بر میزان خطرپذیری تراشه های دیجیتال شامل میزان فضاهای خالی در چیدمان، منابع مسیردهی استفاده نشده، فعالیت سیگنالهای داخلی، وقابلیت آزمون-پذیری گیت های مدار می باشند. برای تولید مجموعه داده مناسب، چیدمان فیزیکی هر پیاده سازی از یک مدار دیجیتال با استخراج این عوامل، به یک تصویر دیجیتال تبدیل شده است. پس از تولید مجموعه داده مناسب که شامل 10000 تصویر است، فرآیند یادگیری شبکه عصبی پیچشی تکمیل می-شود و شبکه آموزش یافته برای تعیین میزان آسیب پذیری در برابر تروجان-های سخت افزاری مورد استفاده قرار می گیرد. با مشخص شدن میزان آسیب-پذیری مدار پیاده سازی شده، طراح می تواند تغییرات لازم را برای مقاوم کردن تراشه در برابر تروجان های سخت افزاری اعمال نماید. نتایج شبیه سازی برروی چیدمان مدارهای معیار (89 85, ISCAS )نشان می دهد، میزان دقت رهیافت پیشنهادی %29 می باشد. همچنین روش پیشنهادی، مشکل ناشی از عدم مدلسازی دقیق عوامل مؤثر در تعیین خطرپذیری در روشهای پیشین را مرتفع کرده و دقت محاسبه آسیب پذیری را نسبت به بهترین روش موجود در مطالعات پیشین، %11 افزایش می دهد.
