شبکه های عصبی مصنوعی (ANN) جایگاه ویژه ای در مدل سازی و پیاده سازی سیستم های مختلف دارند. در سال های اخیر پژوهش های متعددی به پیاده سازی انواع مختلف شبکه های عصبی اختصاص یافته اند که هدف اصلی آن ها رسیدن به سرعت بالاتر نسبت به نمونه های نرم افزاری می باشد. چالش اساسی در پیاده سازی سخت افزاری شبکه های عصبی، وجود تعداد بسیار زیاد واحدهای پردازشی شامل ضرب کننده ها و جمع کننده ها می باشد که به استفاده از منابع سخت افزاری فراوان، سرعت پایین و توان مصرفی بالا منجر می شود. یک رویکرد بسیارکارا برای پیاده سازی سخت افزاری شبکه های عصبی، استفاده از محاسبات تصادفی است که قادر است میزان منابع سخت افزاری مورد نیاز را به حداقل ممکن برساند. با توجه به ماهیت تصادفی این رویکرد، سرعت همگرایی در محاسبات به مشکل اصلی در پیاده-سازی شبکه های عصبی تبدیل شده است به گونه ای که هر واحد پردازشی به میلیون ها کلاک جهت رسیدن به همگرایی نیاز دارد. در این پژوهش روشی کارا برای پیاده سازی شبکه ی عصبی MLP بر روی تراشه ی FPGA ارائه شده است. خاصیت بازپیکره بندی تراشه ی FPGA این امکان را فراهم می کند که شبکه های MLP با تعداد نورون های مختلف و توپولوژی های گوناگون برروی یک تراشه قابل پیاده سازی باشند. زمان همگرایی با محدود کردن طول رشته بیت تصادفی و ایجاد همگامی بین واحدهای پردازشی موجود در شبکه ی عصبی بر اساس یک زمانبندی دقیق به طور قابل ملاحظه ای کاهش یافته است. همچنین برای شبکه های عصبی با ورودی های بسیار زیاد، با توجه به محدودیت تعداد پایه های ورودی-خروجی در تراشه ی FPGA، ساختار شبکه ی MLP به گونه ای پیاده سازی شده است که ورودی ها در لایه ی اول بصورت ترتیبی و از طریق یک پورت 8 پایه ای پردازش گردند. این امر امکان پیاده سازی شبکه های عصبی با کاربرد در سیستم های پردازش تصویر را فراهم می کند. پیاده سازی روش پیشنهادی با استفاده از زبان توصیف سخت افزار Verilog و برروی تراشه ی Xilinx FPGA Virtex-7 xc7v2000t انجام شده است. نتایج حاصل بیانگر بیش از 83% کاهش در منابع سخت افزاری و توان مصرفی نسبت به روش های پیشین می باشند. به علاوه میزان خطای میانگین شبکه های عصبی پیاده سازی شده به میزان 2% کاهش یافته است.
