در دنیای امروز، کاهش مصرف انرژی همواره یکی از اهداف مهم بشر می‌باشد. این موضوع به ویژه در دنیای میکروالکترونیک از اهمیت ویژه‌ای برخوردار است. مهندسین این حوزه همیشه به دنبال کاهش مصرف توان در مدارات طراحی شده می‌باشند. از سوی دیگر، عملیات جمع، یکی از عملیات‌های اساسی در مدارات دیجیتالی می‌باشد. با توجه به کاربرد گسترده‌ی جمع‌کننده‌ها، تحقیقات و کارهای زیادی در جهت کاهش مصرف توان این ماژول انجام گرفته است. در بعضی از کاربردها نشان داده شده است که برای عملکرد درست یک سیستم، همیشه به خروجی دقیق نیاز نیست و گاهی با خروجی‌های تقریبی می توان به هدف مورد نظر رسید. از طرفی برای یک کاربرد خاص، همیشه نمی‌توان از خروجی‌های تقریبی استفاده کرد و بسته به کیفیت مورد نظر کاربر، خروجی بهینه ترکیبی از خروجی‌های دقیق و تقریبی در زمان‌های مختلف است. با این توصیف، طراحی جمع‌کننده‌هایی که بتوانند قابلیت پیکربندی بین حالت‌های دقیق و تقریبی را داشته باشند بسیار حائز اهمیت است. ما در این کار، روش جدیدی برای طراحی جمع‌کننده‌های تقریبی ارائه کرده‌ایم که با وجود قابلیت پیکربندی بین حالت‌های دقیق و تقریبی، توان مصرفی پایین‌تر و تاخیر کم‌تر و همچنین مساحت کمتری نسبت به کارهای قبلی دارند. ما با ایده‌ی قراردادن سوییچ‌هایی در مدار جمع‌کننده‌ی آینه‌ای و تحلیل آن‌ها با مدل‌سازی مدار به دست آمده در MATLAB، حالت‌های بهینه را به دست آورده‌ایم. مدار‌های به دست‌آمده را در نرم افزار CADENCE VIRTUOSO شبیه‌سازی کرده‌ایم. نهایتا نتایج به دست‌آمده از شبیه‌سازی را با کارهای قبلی مقایسه و نتیجه‌ی نهایی را ارائه کرده‌ایم. نتایج حاصل نشان می‌دهند که جمع‌کننده‌های بهینه‌ی به دست‌آمده در این پژوهش، از نظر میزان مصرف توان، تاخیر و مساحت اشغالی بر روی تراشه کاهش قابل توجهی نسبت به کارهای قبلی داشته است.
