افزاره های FPGA جهت پیاده سازیِ مدارات دیجیتالی بکار گرفته می شوند. افزایش اندازه، پیچیدگی، انعطاف پذیری و سرعت پردازش در تراشه های FPGA سبب می شود که احتمال خرابی در آن ها افزایش یابد، به همین دلیل اطمینان از صحت کارکرد آن ها در تمامی شرایط، بسیار دشوار است؛ لذا طراحی باید به گونه ای باشد که آزمایش قطعات به راحتی صورت گیرد. خود آزمونگر توکار یا BIST نوعی روش تست است که افزاره را قادر می سازد بدون نیاز به تجهیزات خارجی، خود را تست کند. به طور کلی، ساختار BIST دربرگیرنده سه قسمتِ مدار مولد الگوی آزمون، کنترل کننده و مدار تحلیل گر پاسخ خروجی است و کارکرد آن به گونه ای است که الگوهای آزمون به صورت داخلی در مدار تولید شده و به مدار تحت آزمون اعمال می گردند. سپس، پاسخ مدار به الگوهای آزمون مورد بررسی قرار گرفته و وقوع خطا در مدار آشکار می شود. اجرای این عملیات تحت نظر کنترل کننده است. در این پایان نامه، در راستای پیاده سازی این نوع آزمون بر روی بخشی از تراشه ها ی صنعتی FPGA، سه روش مختلف و نوین ارائه می گردد. در روش نخست آزمون به صورت آفلاین و مقایسه ای، طی دو مرحله پیکره بندی اجرا می شود. در روش دوم آزمون به صورت آنلاین غیرهمروند و طی سه گام برای هر سلول حافظه ی SRAM که به ترتیب عبارت اند از گرفتن پشتیبانی از مقادیر اولیه ی سلول حافظه SRAM، اعمال الگوهای تست با توجه به مقادیر اولیه سلول حافظه SRAM و بازگرداندن مقدار پشتیبانی به سلول حافظه SRAM، اجرا می گردد. روش سوم آزمون به صورت آنلاین غیرهمروند است که سلول های حافظه SRAM به موازات سایر بخش های بلوک منطقی، آزمایش می شوند. در پایان، این سه روش باهم مقایسه می شوند؛ روش نخست دارای حداقل سربار سخت افزاری و توان مصرفی نسبت به سایر روش های ارائه شده است. روش دوم و سوم آزمون به صورت آنلاین غیرهمروند، خودکار و با حفظ مقادیر اولیه سلول های حافظه SRAM، اجرا می شود. همچنین زمان و دوره ی آزمون در روش سوم به نسبت دو روش دیگر، به طور قابل توجهی کمتر است که برنامه ریز با توجه به اولویت های طراحی خود، یکی از این سه روش را انتخاب می کند. جهت پیاده سازی آزمون های ارائه شده در تراشه ی FPGA و بررسی صحت عملکرد آن ها، از نرم افزار قدرتمند H_SPICE استفاده شده است. فنّاوری بکار رفته در این تحقیق 45 نانومتر است.
